

- 静态逻辑
- 动态逻辑
- 逻辑类型选择

第七章

组合逻辑类型

动态逻辑



动态逻辑基本原理

 串联动态门

 动态逻辑的速度和功耗

 动态设计中的信号完整性问题


动态门



两个相位工作

预充 (CLK = 0)

求值 (CLK = 1)



工作条件

对输入输出的要求

- 一旦动态门的输出被放电，它直到下一个预充电阶段之前不可能再次被充电。
- 动态门的输入在求值期间最多只能有一次过渡。（对 $nlogic$ 只能是低至高的过渡）。
- 在求值期间或求值之后输出可以处于高阻态（PDN off），求值之后的状态存放在 C_L 上。

对器件尺寸的要求

- 下拉电阻等于单位电阻。
- 可选择较小的预充电管尺寸，使预充电管的电阻为两倍单位电阻（LX1这可以降低时钟负载电容和输出端寄生电容，但会使充电（上升）延时加大）。
- 选择求值管的尺寸比其他**NMOS**管大。（但这增加了时钟负载。）

幻灯片 4

LX1

预充可在电路空闲时进行,并且预充电速度常可以慢一些,因此可选择较小的预充电管尺寸,使预充电管的电阻为两倍单位电阻(这可以降低时钟负载电容和输出端寄生电容,但会使充电(上升)延时加大)。


为降低其他输入端的逻辑努力,选择求值管的尺寸比其他NMOS管大。(但这增加了时钟负载。)

Li XY, 2015/11/22

动态逻辑门的设计

对器件尺寸的要求

- 下拉电阻等于单位电阻。
- 可选择较小的预充电管尺寸，使预充电管的电阻为两倍单位电阻（这可以降低时钟负载电容和输出端寄生电容，但会使充电（上升）延时加大）。
- 选择求值管的尺寸比其他NMOS管大。（但这增加了时钟负载）



动态逻辑的特性

- ❖ 全摆幅输出
- ❖ 无比逻辑
- ❖ 一旦输入信号超过 V_{Tn} ，PDN 就开始工作，因此 V_M 、 V_{IH} 和 V_{IL} 等于 V_{Tn}
- ❖ 噪声容限小（ V_{Tn} ），对噪声敏感，易受噪声耦合的影响

动态逻辑的特性（续）

- ✿ 要求一系列的周期性预充和求值，纯粹的静态分析不再适用
 - 输入只允许在预充电阶段变化，在求值阶段必须保持稳定
 - 输出信号不会有毛刺

动态逻辑


- ❖ 动态逻辑基本原理

- ❖ 串联动态门

- ❖ 动态逻辑的速度和功耗

- ❖ 动态设计中的信号完整性问题

动态门不能直接串联！



前一级门的输出被预充至1，在求值周期开始时可能造成后一级无意的放电。（对NMOS Logic）

a18

简单的动态CMOS 逻辑门不能串联

a18

Out2 should remain at VDD since Out1 transitions to 0 during evaluation. However, since there is a finite propagation delay for the input to discharge Out1 to GND, the second output also starts to discharge.

The second dynamic inverter turns off (PDN) when Out1 reaches V_{Tn} .


Setting all inputs of the second gate to 0 during precharge will fix it.

Correct operation is guaranteed (ignoring charge redistribution and leakage) as long as the inputs can only make a single 0 $\rightarrow$ 1 transition during the evaluation period.

adm, 2011/11/14

多米诺逻辑


定义：动态逻辑+ 反相静态逻辑



作用：
使输出反相；低
阻抗输出（抗噪
声）；驱动级

只能实现**非反相的逻辑**（所有的
多米诺门均为非反相逻辑门。

标准的多米诺（*Domino*）逻辑




多米诺逻辑可以串联
逻辑求值的传播如同多米诺骨牌的倾倒。

多输出多米诺逻辑

MODL (Multiple-Output Domino)

面积小
扇出小



a20

幻灯片 12


a20

减少了晶体管数目，但是预充管数目没有减少；输入管复用，减小了前级电路的扇出。


adm, 2011/11/14

多输出多米诺（MODL）的例子

超前进位加法器逻辑: $g_1 = a_1b_1, g_2 = a_2b_2, p_1 = a_1 \oplus b_1, p_2 = a_2 \oplus b_2$



“进位产生”
信号电路




“进位传播”
信号电路

复合多米诺（compound Domino）

🔥 用复合静态门把多个动态门的输出组合起来

大扇入堆叠结构→小扇入并行结构




a21

O=ABCDEF+GH

adm, 2011/11/14

差分 (双轨, Dual Rail) 多米诺

解决只能实现非反相逻辑的问题



双轨编码

A	! A	逻辑值
1	0	1
0	1	0
0	0	空闲 (idle)
1	1	无效 (invalid)

双轨多米诺可以同时计算正反两种逻辑，但代价是面积、互连线和功耗增多。用双轨多米诺电路来实现多输入的动态或非门效率很低，因为这时另一侧还需要堆叠高度很高的动态与非门。

a19

AND/NAND differential logic gate. The inputs and their complements come from other differential DR gates and thus all inputs are low during precharge and make a conditional transition from 0 to 1.

Annotations show state during evaluate cycle ($CLK = 1$)

Expensive - but can implement any arbitrary function.

Use significant power since they have a guaranteed transition every single clock cycle (regardless of signal statistics, since either Out or !Out will transition from 0 to 1).

Not ratioed (even though have a cross-coupled PMOS pair)


adm, 2011/11/14

动态逻辑


- ❖ 动态逻辑基本原理
- ❖ 串联动态门
- ❖ 动态逻辑的速度和功耗
- ❖ 动态设计中的信号完整性问题

速度


- ❖ 求值速度主要由PDN决定，预充电时间主要由PMOS决定；
- ❖ 输出电压下降的数量与输入电压和求值时间有关，**预充（求值）脉冲宽度要大于输出上升（下降）的最长时间。——时钟频率上限**
 - 预充电是同时并行完成的（只需要两级门的延时）
 - 求值过程是逐级完成的



多米诺逻辑设计



取消求值晶体管



功耗

优势：

- 实际电容小——晶体管少，每个扇出的负载只有一个晶体管
- 无毛刺

缺点：

- 时钟功耗
- 开关活动性高
- 当增加抗漏电器件时可能会有短路电流（见后面部分）

$$\alpha_{0 \rightarrow 1sta} = p_0 p_1$$
$$\alpha_{0 \rightarrow 1dyn} = p_0$$

输出为0的概率

总体来讲，功耗大于静态互补CMOS电路。


动态逻辑的动态特点

- ✿ 开关速度快、晶体管数量少
- ✿ 需要预充电/求值时钟，时钟是一个全局信号，往往有很大的负载。
- ✿ 只有动态功耗，无静态功耗,总功耗通常高于静态**CMOS**

动态逻辑

- ❖ 动态逻辑基本原理
- ❖ 串联动态门
- ❖ 动态逻辑的速度和功耗
- ❖ 动态设计中的信号完整性问题

电荷泄漏




I_{Leak} 与扇入数有关

动态节点电荷泄漏掉的时间:


$$t_{sw} = (C_{DYN} \cdot V_{SW}) / I_{Leak}$$

电荷泄露时间决定了动态逻辑的最低时钟频率。

电荷泄漏的解决办法



a12



与传输门逻辑中的电平恢复方法相同

keeper管需要非常弱（**PDN**的1/10），否则会增加求值阶段的延时.

幻灯片 24

a11 有时（如当PDN有多个晶体管串联时）需要keeper的 $L > L_{min}$ ，这样会增加负载电容，此时可以采用堆叠PMOS
adm, 2011/11/14

a12 During precharge, Out is VDD and inverter out is GND, so keeper is on


During evaluation if PDN is off, the keeper compensates for drained charge due to leakage.

If PDN is on, there is a fight between the PDN and the PUN - circuit is ratioed so PDN wins, eventually

Note Psc during switching period when PDN and keeper are both on simultaneously

adm, 2011/11/14

差分电平保持器




- ✿ 用于差分电路（如差分多米诺逻辑）
- ✿ 上拉的一侧不会阻碍另一侧的下降，所以差分保持器速度更快。
- ✿ 在过渡状态时，只要一侧正确地下降，另一侧的上拉管就会在漏电流和噪声引起失效前导通。

a13

两侧在预充阶段都预充到高电平；电平保持只在求值阶段有效；求值时，放电的一侧的保持器截止，放电后将另一侧的保持器打开，因此没有保持器和放电网络之间的竞争。

adm, 2012/11/5

电荷共享




原先存放在 C_L 上的电荷
由 C_L 和 C_A 重新分布（分
享），导致鲁棒性降低。

a15

CA初始状态无电荷, CL充满电荷


adm, 2011/11/14

电荷再分配的解决方法



采用时钟驱动的晶体管预充电内部节点
(代价: 增加了面积与功耗)


🔥 动态逻辑驱动传输门时也会发生电荷共享



避免动态节点直接驱动扩散区。

若 $A = 0, B = 0$, 在 ***SEL_DYN*** 翻转过程中, ***DYN*** 的预充电电荷发生分享而丢失。

回栅电容耦合




动态 NAND

静态 NAND

解决方法:

动态门驱动静态门时，应当驱动静态门中靠近电源/地的管子。



a16


组合多米诺逻辑门的设计要特别注意回栅耦合问题!

adm, 2011/11/14



少数载流子注入

信号过冲使得与它连接的有源区和体之间的pn结形成正偏，就会有电流（少子）流入衬底。

A注入的电子可能一部分被B点的 n^+ 有源区收集，使得B点电压下降。



时钟馈通(Clock Feedthrough)




•时钟的快速上升（和下降沿）耦合至**Out**.输出电压可能上升至**VDD** 以上，或下降至**GND**以下。

- 时钟馈通可能引起少子注入衬底，
 - 可能被附近的高电平高阻抗节点所收集，产生错误
 - 还可能诱发闩锁效应
- 避免措施：
 1. 版图中动态节点远离其它预充/求值管
 2. 在动态节点周围放置保护环

伪收集极（保护环）

增加保护节点和衬底/阱接触
以及保护环可以保护动态节点。



衬底接触作为伪收集极收集注入的少子，保护敏感节点

其它效应的影响

动态节点易受干扰，无法恢复

- 电容耦合（导线间耦合）
- 衬底耦合
- 其它原因引起的少子电荷注入
 - 如，10单元的翻转
- 电源噪声

上述效应都会改变动态节点的电荷。

解决办法：

- 增大动态节点的电容；增加电平保持器；远离干扰源或增加保护、屏蔽措施。

多米诺电路中的其它噪声

- ❖ **电容耦合**：发生在动态门的输入和输出端处的连线之间：因为动态门的输入噪声容限很低，而输出驱动强度较弱。特别是在小于 $0.25\ \mu\text{m}$ 工艺中，由于连线的高宽比很大，使耦合非常严重。

解决办法：采用静态门驱动动态门可以抵消耦合噪声（低阻抗驱动），采用静态门缓冲动态门的输出可以吸收耦合噪声的影响（信号再生）；通过减小连线长度，加大相邻连线的距离，或对连线进行屏蔽，可以减弱耦合影响。

- ❖ **电源噪声**：主要由 IR 压降以及 di/dt 在电感上产生的压降所引起。

解决办法：静态门应位于靠近它所驱动的动态门的地方，以减少电源噪声。

- ❖ **软错**：**Alpha** 粒子和宇宙线会破坏动态节点的状态。

解决办法：增大（动态）节点的电容以及使用强度大的保持器，可以降低发生软错的可能性。

多米诺电路中的噪声（续）

🔥 **噪声穿通**：当噪声使反相器的输入接近它的噪声容限时，多米诺门的输出会退化

解决办法：合理分配多米诺门各类噪声的比例。

🔥 **工艺边界效应**：在特定的工艺边界处，噪声容限会退化。动态门在**FS** 边界处的噪声容限最小，因为此时**NMOS** 管的阈值电压降低而保持器中的**PMOS** 管又较弱。**Hi-skew**的输出反相器在**SF** 边界处的噪声容限最小，因为此时反相器的特性曲线过多地偏向高电平。

解决办法：尽量减少工艺偏差。

🔥 **在NP 多米诺门中**，易受噪声影响的动态门的输出直接驱动对噪声敏感的动态门的输入，使这些电路的**使用存在可靠性风险**。

动态逻辑的特点

- (1) 面积小
- (2) 速度高（由于寄生电容小）
- (3) 逻辑努力小，当需要采用较多级数时比较有利
- (4) 设计仔细时可以无毛刺
- (5) 信号完整性差，易受干扰,设计和模拟验证必须全面、周到、仔细

- 静态逻辑
- 动态逻辑
- 逻辑类型选择

第七章

组合逻辑类型

逻辑系列比较

逻辑系列	NMOS 晶体管数	PMOS 晶体管数	差分 电路	静态 功耗	轨轨 输出	动态 节点	电平 恢复	有比 电路	级联性	鲁棒性
静态CMOS	k	k	否	无	是	无	是	否	有	好
伪NMOS	k	1	否	有	否	无	是	是	有	中
SFPL	2k+2	1	否	有	否	无	是	是	有	中
CVSL	2k	2	是	无	是	无	是	否	有	好
动态逻辑	k+1	1	否	无	是	有	是	否	无	差
多米诺	k+2	2	否	无	是	有	是	否	有	差
双轨多米诺	2k+3	4	是	无	是	有	是	否	有	差
LEAP	k+1	2	否	无	是	无	是	是	有	中
DPL	2k+2	2k+2	是	无	是	无	是	否	有	好
CPL	2k+2	4	是	无	是	无	是	否	有	中
DSL	2k+2	2	是	有	否	无	是	否	有	中
SSDL	2k+6	6	是	有	是	无	是	否	无	很差

SFPL: 源极跟随上拉逻辑

DPL: 双路传输管逻辑

SSDL: 灵敏放大CVSL

CVSL: (差分) 串联电压开关逻辑

CPL: 互补传输管逻辑

LEAP: 传输管综合逻辑库单元

DSL: 差分分离电平逻辑

如何选择合适的电路系列

静态CMOS

- 对绝大多数CMOS电路来说是最好的选择。
- 抗噪声能力（noise immunity）强，不需要电平恢复电路。
- 没有静态功耗。
- 速度较快。
- 有高度自动化的综合工具、布线工具和单元库。
- 采用扇入大的逻辑门实现给定逻辑时功耗较低，但扇入大的逻辑门有较大的逻辑努力，因此当速度是主要考虑时，最好把它分成多级的简单门来实现。
- 尺寸缩小潜力大，易于在可靠性和功耗之间综合考虑（trade-off）。

如何选择合适的电路系列（续）

伪NMOS

- 消除了PMOS 逻辑，因此扇入大的布尔函数（特别是NOR 门）宜用伪NMOS 实现。例如：ROM, PLA, CAM。
- 静态功耗需要认真考虑，但常可使PMOS 上拉管在“闲置” 时关断以节省功耗。

如何选择合适的电路系列（续）



多米诺逻辑

- 消除了PMOS 逻辑，是实现高性能（高速）微处理器的一种选择。
- 噪声容限（noise margin）小。
- 需要时钟，翻转因子大，导致动态功耗大。
- 时钟设计要求高，否则预充电时间代价将抵消速度性能。
- 当没有从版图反标注、进行全面模拟的工具时，一般不考虑采用。
- 纳米尺度下，由于电源电压降低、节点电容下降使得节点电荷量减少，同时不确定性增加、信号完整性问题加重，使得动态逻辑的弱点更加突出。

如何选择合适的电路系列（续）

传输管

- 常常是文献中提倡使用的电路，但它的优点（例如功耗低，功率延时积大等）需要客观评价和实际验证。
- 综合起来看，最好的传输管电路是CPL。适于实现XOR、MUX、全加器。

其它电路系列

- 在特定的应用场合具有优势或潜力。
- 必须考虑这些电路的缺陷和局限性。

总结

- 🔥 静态互补CMOS：主流、自动化程度高
 - 对偶的PDN和PUN，任何时候只有其中之一导通
- 🔥 有比逻辑：
 - 节省晶体管，适于大扇入门
 - 静态功耗问题
- 🔥 传输门逻辑：适于特殊功能
 - 电路简单，要避免长串联
 - 阈值损失和电平恢复
- 🔥 动态逻辑：高性能、设计困难
 - 电荷存储在电容节点上来保存状态
 - 速度快，鲁棒性差（信号完整性问题）
 - 时钟问题：驱动、频率范围